JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月25日

出願 番

Application Number:

特願2002-278274

[ST.10/C]:

[JP2002-278274]

出 Applicant(s):

日本電気株式会社

2003年 5月20日

特許庁長官 Commissioner,



特2002-278274

【書類名】 特許願

【整理番号】 34803823

【提出日】 平成14年 9月25日

【あて先】 特許庁長官殿

【国際特許分類】 G02F 1/00

【発明者】

【住所又は居所】 東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】 安部 勝美

【特許出願人】

【識別番号】 000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】 100088812

【弁理士】

【氏名又は名称】 ▲柳▼川 信

【手数料の表示】

【予納台帳番号】 030982

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9001833

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 表示装置用駆動回路及び電圧生成回路並びにそれを用いた表示 装置

【特許請求の範囲】

【請求項1】 表示部が搭載された基板と同一基板上に前記表示部の各ラインの画素のスイッチングをコントロールするゲートドライバ回路が少なくとも集積された表示装置内の容量負荷を同時に駆動する表示装置用駆動回路であって、

前記表示部をはさんで前記ゲートドライバ回路に対向する位置に配置したことを特徴とする表示装置用駆動回路。

【請求項2】 第一の電圧源とドレイン及びソース端のいずれかとが接続している1つ以上の第一のトランジスタと、

前記第一の電圧源よりも低い電圧を供給する第二の電圧源とドレイン及びソース端のいずれかとが接続している1つ以上の第二のトランジスタとを含み、

前記第一及び第二のトランジスタ各々のゲート端を、ハイレベルが前記第一の電圧源の電圧以上でかつロウレベルが前記第二の電圧源の電圧以下の信号を伝達する1つ以上の信号線に接続し、

前記第一及び前記第二のトランジスタ各々の前記第一及び前記第二の電圧源と接続していない端を共に前記表示装置内の容量負荷に接続することを特徴とする 請求項1記載の表示装置用駆動回路。

【請求項3】 前記第一のトランジスタをP型のトランジスタとし、前記第二のトランジスタをN型のトランジスタとし、前記第一及び第二のトランジスタのゲート端を共通の1つの信号線に接続することを特徴とする請求項2記載の表示装置用駆動回路。

【請求項4】 P型のトランジスタとN型のトランジスタとを並列に接続して前記第一のトランジスタとし、N型のトランジスタとP型のトランジスタとを並列に接続して前記第二のトランジスタとし、前記第一のトランジスタのP型のトランジスタ及び前記第二のトランジスタのN型のトランジスタ各々のゲートを1つの信号線に接続し、前記第一のトランジスタのN型トランジスタ及び前記第

二のトランジスタのP型のトランジスタ各々のゲートを1つの信号線の反転信号線に接続することを特徴とする請求項2記載の表示装置用駆動回路。

【請求項5】 前記信号線及び前記信号線の反転信号線各々の信号は、ゲートドライバのハイレベルの電源電圧をハイレベルの電圧とし、ゲートドライバのロウレベルの電源電圧をロウレベルの電圧とすることを特徴とする請求項2から請求項4のいずれか記載の表示装置用駆動回路。

【請求項6】 前記トランジスタを全て薄膜トランジスタで構成することを 特徴とする請求項2から請求項5のいずれか記載の表示装置用駆動回路。

【請求項7】 前記表示部が液晶表示部であることを特徴とする請求項1から請求項6のいずれか記載の表示装置用駆動回路。

【請求項8】 表示部が搭載された基板と同一基板上に前記表示部の各ラインの画素のスイッチングをコントロールするゲートドライバ回路が少なくとも集積された表示装置内の容量負荷を同時に駆動する表示装置用駆動回路への供給電圧を生成する電圧生成回路であって、

前記表示部をはさんで前記ゲートドライバ回路に対向する位置に前記表示装置 用駆動回路とともに配置したことを特徴とする電圧生成回路。

【請求項9】 前記供給電圧を調整する第一及び第二の可変抵抗を含み、

前記第一の可変抵抗の全抵抗を、前記第二の可変抵抗の全抵抗と他の回路中の 抵抗要素とのうちの少なくとも一つに比べて1/3以下の抵抗値とし、

前記第一及び第二の可変抵抗によって前記供給電圧のロウレベルと、前記供給電圧のハイレベルと前記供給電圧のロウレベルとの間の電圧差とを調整することを特徴とする請求項8記載の電圧生成回路。

【請求項10】 前記供給電圧を調整する第一及び第二の可変抵抗と、

前記第一の可変抵抗の可変部が第一の抵抗を通して反転入力に接続し、第二の抵抗の一端が前記反転入力に接続し、前記第二の抵抗の他の一端が出力に接続し、第一の容量の一端が前記出力に接続し、他端が一定電圧に接続し、前記第二の可変抵抗の可変部が非反転入力に接続する第一の演算増幅器と、

一定電圧源が第三の抵抗を通して反転入力に接続し、第四の抵抗の一端が前記 反転入力に接続し、前記第四の抵抗の他の一端が出力に接続し、第二の容量の一 端が前記出力に接続し、他端が一定電圧に接続し、前記第二の可変抵抗の可変部が非反転入力に接続する第二の演算増幅器とを含み、

前記第一の演算増幅器が前記供給電圧のハイレベルを出力し、前記第二の演算 増幅器が前記供給電圧のロウレベルを出力し、

前記第一の可変抵抗の全抵抗を、他の抵抗値の1/3以下としたことを特徴と する請求項8記載の電圧生成回路。

【請求項11】 自回路の回路要素のうちの抵抗及び容量のうちの少なくとも一つを前記基板の外部に配置し、前記抵抗及び前記容量を前記表示部の入力パッドを通して接続することを特徴とする請求項9または請求項10記載の電圧生成回路。

【請求項12】 前記表示装置用駆動回路は、請求項1から請求項7のいずれか記載の表示装置用駆動回路であることを特徴とする請求項8から請求項11 のいずれか記載の電圧生成回路。

. 【請求項13】 表示部が搭載された基板と同一基板上に前記表示部の各ラインの画素のスイッチングをコントロールするゲートドライバ回路が少なくとも 集積された表示装置であって、

前記表示部内の容量負荷を同時に駆動する表示装置用駆動回路を前記表示部を はさんで前記ゲートドライバ回路に対向する位置に配置したことを特徴とする表 示装置。

【請求項14】 第一の電圧源とドレイン及びソース端のいずれかとが接続 している1つ以上の第一のトランジスタと、

前記第一の電圧源よりも低い電圧を供給する第二の電圧源とドレイン及びソース端のいずれかとが接続している1つ以上の第二のトランジスタとを前記表示装置用駆動回路に含み、

前記第一及び第二のトランジスタ各々のゲート端を、ハイ・レベルが前記第一の電圧源の電圧以上でかつロウレベルが前記第二の電圧源の電圧以下の信号を伝達する1つ以上の信号線に接続し、

前記第一及び前記第二のトランジスタ各々の前記第一及び前記第二の電圧源と 接続していない端を共に前記表示装置内の容量負荷に接続することを特徴とする 請求項13記載の表示装置。

【請求項15】 前記第一のトランジスタをP型のトランジスタとし、前記第二のトランジスタをN型のトランジスタとし、前記第一及び第二のトランジスタのゲート端を共通の1つの信号線に接続することを特徴とする請求項14記載の表示装置。

【請求項16】 P型のトランジスタとN型のトランジスタとを並列に接続して前記第一のトランジスタとし、N型のトランジスタとP型のトランジスタとを並列に接続して前記第二のトランジスタとし、前記第一のトランジスタのP型のトランジスタ及び前記第二のトランジスタのN型のトランジスタ各々のゲートを1つの信号線に接続し、前記第一のトランジスタのN型トランジスタ及び前記第二のトランジスタのP型のトランジスタ各々のゲートを1つの信号線の反転信号線に接続することを特徴とする請求項14記載の表示装置。

【請求項17】 前記信号線及び前記信号線の反転信号線各々の信号は、ゲートドライバのハイレベルの電源電圧をハイレベルの電圧とし、ゲートドライバのロウレベルの電源電圧をロウレベルの電圧とすることを特徴とする請求項14から請求項16のいずれか記載の表示装置。

【請求項18】 前記トランジスタを全て薄膜トランジスタで構成することを特徴とする請求項14から請求項17のいずれか記載の表示装置。

【請求項19】 表示部が搭載された基板と同一基板上に前記表示部の各ラインの画素のスイッチングをコントロールするゲートドライバ回路が少なくとも集積された表示装置であって、

前記表示部内の容量負荷を同時に駆動する表示装置用駆動回路と、前記表示装置用駆動回路への供給電圧を生成する電圧生成回路とを前記表示部をはさんで前記が一トドライバ回路に対向する位置に配置したことを特徴とする表示装置。

【請求項20】 前記供給電圧を調整する第一及び第二の可変抵抗を前記電 圧生成回路に含み、

前記第一の可変抵抗の全抵抗を、前記第二の可変抵抗の全抵抗と他の回路中の 抵抗要素とのうちの少なくとも一つに比べて1/3以下の抵抗値とし、

前記第一及び第二の可変抵抗によって前記供給電圧のロウレベルと、前記供給

電圧のハイレベルと前記供給電圧のロウレベルとの間の電圧差とを調整すること を特徴とする請求項19記載の表示装置。

【請求項21】 前記供給電圧を調整する第一及び第二の可変抵抗と、

前記第一の可変抵抗の可変部が第一の抵抗を通して反転入力に接続し、第二の抵抗の一端が前記反転入力に接続し、前記第二の抵抗の他の一端が出力に接続し、第一の容量の一端が前記出力に接続し、他端が一定電圧に接続し、前記第二の可変抵抗の可変部が非反転入力に接続する第一の演算増幅器と、

一定電圧源が第三の抵抗を通して反転入力に接続し、第四の抵抗の一端が前記 反転入力に接続し、前記第四の抵抗の他の一端が出力に接続し、第二の容量の一端が前記出力に接続し、他端が一定電圧に接続し、前記第二の可変抵抗の可変部が非反転入力に接続する第二の演算増幅器とを前記電圧生成回路に含み、

前記第一の演算増幅器が前記供給電圧のハイレベルを出力し、前記第二の演算 増幅器が前記供給電圧のロウレベルを出力し、

前記第一の可変抵抗の全抵抗を、他の抵抗値の1/3以下としたことを特徴と する請求項19記載の表示装置。

【請求項22】 前記電圧生成回路の回路要素のうちの抵抗及び容量農地の少なくとも一つを前記基板の外部に配置し、前記抵抗及び前記容量を前記表示部の入力パッドを通して接続することを特徴とする請求項21記載の表示装置。

【請求項23】 前記表示装置用駆動回路は、請求項13から請求項18のいずれか記載の表示装置用駆動回路であることを特徴とする請求項19から請求項22のいずれか記載の表示装置。

【請求項24】 前記電圧生成回路内のトランジスタが薄膜トランジスタで構成されていることを特徴とする請求項19から請求項23のいずれか記載の表示装置。

【請求項25】 前記表示部が液晶表示部であることを特徴とする請求項1 3から請求項24のいずれか記載の表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は表示装置用駆動回路及び電圧生成回路並びにそれを用いた表示装置に関し、特に表示部と同一基板上に負荷駆動回路と電圧生成回路とを集積する場合の回路及びその配置に関する。

[0002]

【従来の技術】

液晶表示装置においては、CRT (Cathode Ray Tube) に比べて、軽量、薄型、低消費電力等の利点を持っているため、各種分野に利用されている。

[0003]

液晶表示装置の内、アクティブマトリックス型液晶表示装置は、図9に示すように、ガラス基板上にアモルファスシリコン (a-Si) 薄膜トランジスタ (TFT: Thin Film Transistor) をスイッチング素子として備える画素がマトリックス状に配置される液晶表示部11を備えている。

[0004]

この液晶表示装置は外部に、データ線を駆動するデータドライバIC(集積回路)21-1~21-5、各ラインの画素のスイッチングをコントロールするゲートドライバIC31-1~31-8、画素電極と液晶層とを挟んで対向しているコモン電極を駆動するコモン駆動回路IC40、ドライバ回路や駆動回路に電圧を供給する電源回路IC50を備えている。

[0005]

液晶表示装置では液晶層に印加される電圧が常時単極性である場合、長時間に わたり液晶層に直流成分が印加されることになるため、液晶の特性が劣化する等 の問題が生じる。このため、液晶層に印加される電圧の極性をフレーム毎に反転 させるフレーム反転駆動や、ライン毎に反転させるライン反転駆動等が行われて いる(例えば、特許文献1,2参照)。

[0006]

近年、a-Siに比べて電流能力の高いポリシリコン(p-Si) TFT技術の発達によって、画素スイッチング素子のみではなく、様々な回路がガラス基板上に作成できるようになっている(例えば、非特許文献1,2参照)。

[0007]

例えば、駆動する負荷が数 p F程度となる数インチクラスの携帯電話端末向け 液晶表示装置に対しては、図 1 0 に示すように、データドライバ回路 2 2 やゲー トドライバ 3 2 - 1 , 3 2 - 2 が液晶表示装置内の画素と同一基板 1 0 上に搭載 されるようになっている。これによって、液晶表示装置に必要な部品や接続部分 を減らすことができるため、コストの削減や高信頼性を図ることができる。

[0008]

一方、ライン反転駆動を行うためのコモン駆動回路IC40は、コモン電極を 1水平期間毎にHレベル(VCOMH)とLレベル(VCOML)とに駆動する 。この時、液晶表示装置の全画素のコモン電極を同時に駆動するため、コモン駆動回路IC40は数nF以上の大きな負荷を数μsという高速で駆動する必要が ある。

[0009]

そのため、従来、コモン駆動回路IC40の出力段には電流能力の高いバイポーラトランジスタや、ゲート幅が数mmの単結晶Si MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor:金属酸化膜半導体電界効果トランジスタ)が使用されている。

[0010]

上記のようなコモン駆動回路IC40をp-Si TFTによって構成し、液晶表示装置内の画素と同一基板10上に搭載することができれば、データドライバ・ゲートドライバを搭載した場合と同様な利点が得られる。

[0011]

しかしながら、コモン駆動回路IC40を搭載するためには、p-SiTFTの電流能力が結晶Si MOSFETの1/10程度であるため、コモン駆動回路IC40の出力段にゲート幅が数10mm程度のTFTが必要となる。

[0012]

さらに、駆動スピードへの配線抵抗の影響も考慮しなくてはならない。したがって、液晶表示装置内の画素と同一の基板10上にコモン駆動回路IC40を作

成するためには、コモン駆動回路IC40を配置するための領域を、非表示領域 に大きく取る必要があるため、狭額縁化を行うことが難しい。

[0013]

また、駆動回路を含んだ液晶表示装置全体のデザインとして、額縁を左右対称にすることが求められるが、コモン駆動回路IC40を配置する場合には額縁を左右対称にすることが簡単ではない。

[0014]

【特許文献1】

特開平11-194320号公報(第3-5頁、図1)

【特許文献2】

特開平11-194316号公報(第3-7頁、図1)

【非特許文献1】

"Low Temperature Poly-Si TFT-LCD with Integrated Analog Circuit" (T. Nakamura, et al., Asia Display/IDW' 01 Proceedings, Oct. 16, 2001, pp. 1603-1606, Figure 1)

【非特許文献2】

"A 5-in, SVGA TFT-LCD with Integrated Multiple DAC Using Low-Temperature poly-Si TFTs" (Y. Mikami, et al., Asia Display/IDW' 01 Proceedings, Oct. 16, 2001, pp. 1607-1610, Figure 1)

[0015]

【発明が解決しようとする課題】

上述した従来の液晶表示装置では、TFTがバイポーラトランジスタや単結晶 Si MOSFETに比べ、電流能力が低いため、TFTを使用したコモン駆動 回路の回路面積が大きくなるという問題がある。

[0016]

また、従来の液晶表示装置では、コモン駆動回路の回路面積が大きく、配線抵抗の影響を受け易いため、TFTを使用したコモン駆動回路を液晶表示装置内の画素と同一基板上に配置するためには額縁が広くなり、左右対称とならないという問題がある。

[0017]

そこで、本発明の目的は上記の問題点を解消し、コモン駆動回路の駆動能力を 落とさず、左右対称な額縁や狭額縁化を実現することができる表示装置用駆動回 路及び電圧生成回路並びにそれを用いた表示装置を提供することにある。

[0018]

【課題を解決するための手段】

本発明による表示装置用駆動回路は、表示部が搭載された基板と同一基板上に 前記表示部の各ラインの画素のスイッチングをコントロールするゲートドライバ 回路が少なくとも集積された表示装置内の容量負荷を同時に駆動する表示装置用 駆動回路であって、

前記表示部をはさんで前記ゲートドライバ回路に対向する位置に配置している

[0019]

本発明による電圧生成回路は、表示部が搭載された基板と同一基板上に前記表示部の各ラインの画素のスイッチングをコントロールするゲートドライバ回路が少なくとも集積された表示装置内の容量負荷を同時に駆動する表示装置用駆動回路への供給電圧を生成する電圧生成回路であって、

前記表示部をはさんで前記ゲートドライバ回路に対向する位置に前記表示装置 用駆動回路とともに配置している。

[0020]

本発明による表示装置は、表示部が搭載された基板と同一基板上に前記表示部の各ラインの画素のスイッチングをコントロールするゲートドライバ回路が少なくとも集積された表示装置であって、

前記表示部内の容量負荷を同時に駆動する表示装置用駆動回路を前記表示部を はさんで前記ゲートドライバ回路に対向する位置に配置している。

[0.021]

本発明による他の表示装置は、表示部が搭載された基板と同一基板上に前記表示部の各ラインの画素のスイッチングをコントロールするゲートドライバ回路が 少なくとも集積された表示装置であって、

前記表示部内の容量負荷を同時に駆動する表示装置用駆動回路と、前記表示装置用駆動回路への供給電圧を生成する電圧生成回路とを前記表示部をはさんで前記が一トドライバ回路に対向する位置に配置している。

[0022]

すなわち、本発明の表示装置用駆動回路は、2つのコモンレベル電源線(VCOMH, VCOML)からスイッチTFTにてコモン電極に電圧を供給する構成のコモン駆動回路を、マトリックス状に配置される表示部が搭載された基板と同一基板に集積している。

[0023]

また、本発明の表示装置用駆動回路では、スイッチTFTのゲートに入力するコモン反転タイミング信号のHレベルをコモン電圧VCOMHよりも高く、Lレベルをコモン電圧VCOMLよりも低くし、TFTのゲート長を2つのコモンレベル電源振幅に合わせ設定している。

[0024]

コモン駆動回路は液晶表示装置内の画素と同一基板上にゲートドライバが存在する場合、ゲートドライバが配置された端と反対側の端でかつできるだけパッドの近くに配置している。また、コモン駆動回路が近くに配置されるパッドを2つのコモンレベル用パッドとして使用している。但し、電源回路(コモン電圧生成回路)が同一基板上に配置されている場合には、コモン電圧生成回路の近くに配置する。

[0025]

コモン駆動回路に適し、コモン電圧レベルの調整が容易なコモン電圧(VCOMH, VCOML)生成回路は、コモン電圧VCOMHとコモン電圧VCOMLとの電圧差を調整する可変抵抗(VR1)と、コモン電圧VCOMLのレベルを調整する可変抵抗(VR2)と、4つの抵抗(R11, R12, R21, R22

)と、2つの演算増幅器(A1, A2)と、2つの容量(C1, C2)とからなり、適当な一定電圧(Vref)を入力とする。但し、可変抵抗VR1の全抵抗値は抵抗R11に比べて1/3以下とする。ここで、2つの容量C1, C2の容量値は液晶表示装置のコモン電極容量の総和よりも十分大きく(100倍以上)する。

[0026]

演算増幅器A1の反転入力端子には抵抗R11と抵抗R12とが並列に接続され、抵抗R11の他の一端は可変抵抗VR1の可変部に、抵抗R12の他の一端は演算増幅器A1の出力にそれぞれ接続している。演算増幅器A1の非反転入力端子は可変抵抗VR2の可変部に接続される。さらに、演算増幅器A1の出力には容量C1が接続される。本出力はHレベルのコモン電圧VCOMHを出力する

[0027]

演算増幅器A2の反転入力端子には抵抗R21と抵抗R22とが並列に接続され、抵抗R21の他の一端は一定電圧Vrefに、抵抗R22の他の一端は演算増幅器A2の出力にそれぞれ接続している。演算増幅器A2の非反転入力端子は可変抵抗VR2の可変部に接続される。さらに、演算増幅器A2の出力には容量C2が接続される。本出力は、Lレベルのコモン電圧VCOMLを出力する。可変抵抗VR1、VR2の両端は一定電圧VrefとGNDとに接続されている。

[0028]

本発明のコモン駆動回路は簡単なスイッチのみの構成を持つため、回路面積を小さくすることが可能となる。また、本発明のコモン駆動回路はスイッチTFTのゲートに、Hレベルがコモン電圧VCOMHよりも高く、Lレベルがコモン電圧VCOMLよりも低い電圧を印加するため、コモン電圧VCOMH、VCOMLをゲートに印加した場合よりも、スイッチTFTのON抵抗を低くすることが可能であり、ゲート幅を小さくすることが可能となる。

[0029]

さらに、スイッチTFTのゲートに高い電圧が印加されても、ドレインーソース間の電圧差はコモン電圧VCOMHとコモン電圧VCOMLとの電圧差である

ため、TFTのゲート長はコモン電圧VCOMHとコモン電圧VCOMLとの電圧をに合わせることが可能となる。よって、本発明のコモン駆動回路はスイッチ TFTのゲート幅を短くすることが可能となるため、回路面積を小さくすることが可能となる。

[0030]

液晶表示装置と同一基板上にゲートドライバが配置されている場合、本発明のコモン駆動回路はゲートドライバが配置されている端と反対の端に配置することで、ゲートドライバと同程度の幅で液晶表示パネルの額縁を左右対称にすることが可能となる。さらに、コモン電圧VCOMH、VCOMLが液晶表示装置の入力パッドから供給される場合にはコモン駆動回路をパッド近くに配置し、同一基板上にコモン電圧生成回路が配置されている場合にはコモン駆動回路をコモン電圧生成回路の近くに配置することで、配線負荷を抑えることが可能となり、コモン駆動回路によるコモン電極の駆動時間を短くすることが可能となる。

[0031]

本発明のコモン電圧生成回路において、可変抵抗の可変部から一定電圧Vre fまでの抵抗をRA1、可変部からGNDまでの抵抗をRB1とし、可変抵抗VR2の電圧をV2とすると、可変抵抗VR1の可変部の電圧V1は可変抵抗VR1の全抵抗値(RA1+RB1)が抵抗R11の1/3以下であれば、ほとんど抵抗R11,R12に依存せず、抵抗RA1,RB1の値によって決めることが可能となる。

[0032]

一方、電圧V2は可変抵抗VR2について、可変部から一定電圧Vrefまでの抵抗をRA2、可変部からGNDまでの抵抗をRB2とすると、抵抗R21,R22に依存せず、抵抗RA2,RB2の値によって決めることが可能となる。ここで、コモン電圧VCOMHは電圧V1と電圧V2とに依存し、コモン電圧VCOMLは電圧V2のみに依存するため、本発明のコモン電圧生成回路では、コモン電圧差Vsw(=VCOMH-VCOML)が電圧V1、つまり可変抵抗VR1のみによって調整することが可能となり、コモン電圧VCOMLが可変抵抗VVR2のみによって調整することが可能となる。

[0033]

一般に、動作時間や消費電力等を考慮すると、抵抗R11,R12,R21,R21,R22が数M Ω 程度であるのに対し、抵抗(RA2+RB2)は数M Ω ~数10 M Ω と、同じ値か大きく設計する。したがって、抵抗(RA1+RB1)はその他の抵抗[抵抗(RA2+RB2)や抵抗R11,R12,R21,R22]のうち、少なくとも1つの1/3以下であり、多くの場合にはその他の抵抗全てに対して1/3以下となる。

[0034]

さらに、本発明のコモン電圧生成回路は出力に容量C1, C2を備えており、本容量値が液晶表示装置の全コモン電極に比べて十分に大きいため、電圧降下の影響がほとんどないと考えられる。

[0035]

さらにまた、コモン電圧生成回路のうち、容量、抵抗を液晶表示装置外部に備え、コモン電圧生成回路の他の部分を液晶表示装置上に集積し、液晶表示装置の入力パッド近くにコモン電圧生成回路を配置し、コモン駆動回路をコモン電圧生成回路の近くに配置することによって、配線抵抗の影響がほとんどなく、コモン駆動回路によるコモン電極駆動時間に影響しない。

[0036]

上記のように、本発明は回路が簡単、かつ駆動回路に使用しているスイッチTFTのゲート-ソース間に、ドレイン-ソース間にかかる電圧よりも高い電圧を印加することで、駆動回路のON抵抗が減少し、ゲート長も短くすることが可能となるため、TFTのゲート幅を小さくして回路面積を縮小することが可能となり、コモン駆動回路の回路面積を縮小することが可能となる。

[0037]

本発明は、液晶表示基板上にゲートドライバが配置された端と反対の端にコモン駆動回路を配置することで、左右対称な額縁が実現可能となる。また、本発明は、コモン電圧がパッドから供給される場合にパッド近くに、コモン電圧生成回路からコモン電圧が供給される場合にコモン電圧生成回路の近くにそれぞれ配置することで、配線抵抗によるコモン駆動回路の駆動能力低下を避けることが可能

となる。さらに、本発明のコモン駆動回路を使用すれば、回路面積が小さくてす み、狭額縁化が可能となる。よって、本発明は、コモン駆動回路を液晶表示装置 基板上に配置する際、コモン駆動回路の駆動能力を落とさず、左右対称な額縁や 狭額縁化を実現することが可能となる。

[0038]

本発明のコモン電圧生成回路は、コモン電圧振幅とコモン電圧Lレベルとが独立に可変抵抗にて調節可能であるため、コモン電圧レベルの調整が容易となる。また、本発明のコモン電圧生成回路の出力には、コモン電極の容量値に比べて十分大きな容量を接続しているので、コモン駆動回路がコモン電極を駆動する際にも電圧変動がほとんど生じず、精度の高い電圧が印加可能となる。さらに、コモン駆動回路とコモン電圧生成回路とを液晶装置基板上に配置する場合には、コモン駆動回路とコモン電圧生成回路とを近くに配置することで、配線負荷の影響を受けず、コモン駆動回路の駆動能力を落とさない。

[0039]

よって、本発明は、コモン駆動回路を液晶表示装置基板上に配置する際、コモン駆動回路の駆動能力を落とさず、コモン電圧レベルの調整が容易なコモン電圧生成回路を実現することが可能となる。尚、本発明は上記の液晶表示装置のみでなく、大きな容量負荷を備えているアクティブマトリックス型の表示装置にも適用可能である。

[0040]

【発明の実施の形態】

次に、本発明の実施例について図面を参照して説明する。以下、液晶表示装置 を用いて本発明について説明するが、本発明はより一般的なアクティブマトリックス型の表示装置にも適用可能である。

[0041]

図1は本発明の第1の実施例による液晶表示基板の構成を示す図である。図1 において、液晶表示基板10上には画素がマトリックス状に配置される液晶表示 部1と、液晶表示部1のデータ線を駆動するデータドライバ回路2と、液晶表示 部1の各ラインの画素のスイッチングをコントロールするゲートドライバ回路3 と、液晶表示部1の画素電極と液晶層とを挟んで対向しているコモン電極を駆動する(液晶表示装置の全画素のコモン電極を同時に駆動する)コモン駆動回路4 とが搭載され、外部にドライバ回路や駆動回路に電圧を供給する電源回路IC5 を備えている。

[0042]

液晶表示基板10上にはコモン駆動回路4とともに、液晶表示装置駆動用のデータドライバ回路2とゲートドライバ回路3とが集積され、コモン電圧VCOMH, VCOMLが外部からパッドを通して印加されている。

[0043]

ゲートドライバ回路3は液晶表示装置の4端の内の1端に隣接するように配置する。コモン駆動回路4はゲートドライバ回路3が配置されている反対側の端に隣接し、できるだけパッド近くに、ゲートドライバ回路3の領域と同じ幅程度になるように配置する。また、コモン電圧VCOMH, VCOMLを印加するパッドとしてはコモン駆動回路4が配置された近くのパッドを使用する。

[0044]

本実施例によれば、ゲートドライバ回路3やコモン駆動回路4を含んだ液晶表示装置全体として、無駄な領域を作らず、額縁を左右対称にすることができる。 さらに、コモン駆動回路4をパッド付近に配置することで、配線抵抗の影響を小さくすることができ、コモン駆動回路4によるコモン電極の駆動遅延が抑えられる。

[0045]

図2は図1のコモン駆動回路4の第1の構成例を示す図である。図2において、コモン駆動回路4は2つのコモンレベル電源線(VCOMH, VCOML)、液晶表示装置内コモン電極、コモン反転タイミング信号線COMD、PchTFT (TFT:Thin Film Transistor)41、NchTFT 42で構成されている。

[0046]

PchTFT41のドレイン、ソースのうち、一端がHレベルコモン電圧VCOMH電源線、他の一端がコモン電極に接続され、NchTFT42のドレイン

、ソースのうち、一端がLレベルコモン電圧VCOML電源線、他の一端がコモン電極に接続されている。

[0047]

PchTFT41及びNchTFT42のゲートはコモン反転タイミング信号線COMDに接続され、COMDのHレベルをVCOMHより高く、LレベルをVCOMLより低くする。

[0048]

図3は図2のコモン駆動回路4の動作を示すタイミングチャートである。これら図2及び図3を参照して本発明の第1の実施例によるコモン駆動回路4の動作にいて説明する。

[0049]

本実施例において、PchTFT41及びNchTFT42のゲートーソース間の電圧差はVCOMH電圧、VCOML電圧に比べて大きくなり、PchTFT41及びNchTFT42のON抵抗を小さくすることができる。

[0050]

一方、PchTFT41及びNchTFT42のドレインーソース間にはVCOMH電圧及びVCOML電圧しかかからないため、PchTFT41及びNchTFT42のゲート長は2つのコモンレベル振幅に合わせ、短くすることができる。

[0051]

以上によって、本発明の第1の実施例によるコモン駆動回路4はP c h T F T 4 1 及びN c h T F T 4 2 のゲート幅を小さくすることができるため、回路面積を縮小することができる。

[0052]

図4は図1のコモン駆動回路4の第2の構成例を示す図である。図4において、コモン駆動回路4はコモン反転タイミング信号バッファ44を備えた以外は図2に示すコモン駆動回路4の第1の構成例と同様の構成となっている。

[0053]

コモン反転タイミングの入力信号は通常の入力信号程度の駆動能力で良い。ま

た、コモン反転タイミング信号バッファ44の手前にレベルシフト(LS)43 を備えることで、コモン反転タイミングの入力信号を低圧レベルにすることがで きる。

[0054]

さらに、本実施例において、PchTFT41及びNchTFT42のゲートに印加されるコモン反転信号は、液晶表示装置に用いられるゲートドライバ回路3の電源を使用することができる。その場合、コモン駆動回路向けに新たに電圧レベルを準備する必要がなくなるという利点がある。

[0055]

図5は図1のコモン駆動回路4の第3の構成例を示す図である。図5において、コモン駆動回路4は上記の各構成例のPchTFT41及びNchTFT42の代わりに、PchTFT及びNchTFTを抱き合わせて1つのスイッチとするCMOS(Complementary Metal Oxide Semiconductor)構造のスイッチ45,46を使用し、コモン反転タイミング信号バッファ47を備えている。

[0056]

この場合、これらのスイッチ45,46はコモン反転タイミング信号とその反転信号とによってタイミング制御されるため、外部からコモン反転タイミング信号とその反転信号とを入力するか、コモン反転タイミング信号からインバータを通してコモン反転タイミング信号の反転信号を生成する。

[0057]

本実施例ではコモン駆動回路4として上記の各構成例を採用することで、回路 面積を抑えることができ、狭額縁化を図ることができる。また、本実施例では液 晶表示基板10上にデータドライバ回路2を集積していない場合や他の回路を集 積した場合にも適用可能である。

[0058]

図6は本発明の第2の実施例による液晶表示基板の構成を示す図である。図6 において、液晶表示基板10上には表示部1と、データドライバ回路2と、ゲートドライバ回路3と、コモン駆動回路4と、コモン電圧生成回路51とが搭載さ れ、外部にドライバ回路や駆動回路に電圧を供給するコモン電圧を除いた電源回路IC52を備えている。

[0059]

液晶表示基板10上にはコモン駆動回路4及びコモン電圧生成回路51とともに、液晶表示装置駆動用のデータドライバ回路2とゲートドライバ回路3とが集積され、コモン電圧VCOMH,VCOMLが外部からパッドを通して印加されている。

[0060]

ゲートドライバ回路3は液晶表示装置の4端の内の1端に隣接するように配置している。コモン電圧生成回路51はゲートドライバ回路3が配置されている反対側の端にパッドに隣接するように配置し、コモン電圧回路4が使用する電源、電圧、外部抵抗、外部容量が接続されるパッドはコモン電圧生成回路51が配置された近くのパッドを使用する。

[0061]

コモン駆動回路4はゲートドライバ回路3が配置されている反対側の端に隣接 し、ゲートドライバ回路3の領域と同じ幅程度になるように、かつコモン電圧生 成回路51に隣接するように配置する。

[0062]

本実施例によると、ゲートドライバ回路3やコモン電圧生成回路51、コモン駆動回路4を含んだ液晶表示装置全体として、無駄な領域を作らず、額縁を左右対称にすることができる。また、本実施例ではコモン電圧生成回路51をそれに必要なパッドの近くに配置し、コモン電圧生成回路51の近くにコモン駆動回路4を配置することで、配線抵抗の影響を小さくすることができ、コモン駆動回路4によるコモン電極の駆動遅延が抑えられる。

[0063]

図7は図6のコモン電圧生成回路51の構成を示す図である。図7においては コモン駆動回路4とコモン電圧生成回路51とを示しており、コモン駆動回路4 の構成としては上記の各構成例が採用可能である。

[0064]

コモン電圧生成回路51はコモン電圧(VCOMH, VCOML)を生成する回路であり、コモン電圧VCOMHとコモン電圧VCOMLとの電圧差を調整する可変抵抗(VR1)と、VCOMLのレベルを調整する可変抵抗(VR2)と、4つの抵抗(R11, R12, R21, R22)と、2つの演算増幅器(A1, A2)と、2つの容量(C1, C2)とからなり、適当な一定電圧(Vref)を入力とする。但し、可変抵抗VR1の全抵抗値は抵抗R11に比べて1/3以下とし、2つの容量C1, C2の容量値は液晶表示装置の全コモン電極容量値よりも100倍以上大きくする。

[0065]

演算増幅器A1の反転入力端子には抵抗R11,R12が並列に接続され、抵抗R11の他の一端が可変抵抗VR1の可変部に、抵抗R12の他の一端が演算増幅器A1の出力にそれぞれ接続されている。演算増幅器A1の非反転入力端子は可変抵抗VR2の可変部に接続され、演算増幅器A1の出力には容量C1が接続されている。本出力はコモン電圧VCOMHを出力する。

[0066]

演算増幅器A2の反転入力端子には抵抗R21,R22が並列に接続され、抵抗R21の他の一端が一定電圧Vrefに、抵抗R22の他の一端が演算増幅器A2の出力にそれぞれ接続されている。演算増幅器A2の非反転入力端子は可変抵抗VR2の可変部に接続され、演算増幅器A2の出力には容量C2が接続されている。本出力はコモン電圧VCOMLを出力する。可変抵抗VR1,VR2の両端は一定電圧VrefとGNDとに接続されている。

[0067]

本実施例によるコモン電圧生成回路51における可変抵抗VR1の可変部の電圧V1は可変抵抗VR1の可変部から一定電圧Vrefまでの抵抗をRA1、可変部からGNDまでの抵抗をRB1とし、可変抵抗VR2の可変部の電圧をV2とすると、

 $V 1 = V r e f \times R 1 1 \times R B 1$ $/ (R 1 1 \times R A 1 + R 1 1 \times R B 1 + R A 1 \times R B 1)$ $+ V 2 \times R A 1 \times R B 1$

 \cdot / (R11×RA1+R11×RB1+RA1×RB1)

 $\cdot \cdot \cdot (1)$

というように表される。

[0068]

可変抵抗VR1の全抵抗値(RA1+RB1)が抵抗R11より1/3以下であれば、(1)式の右辺第二項は第一項に比べてほとんど無視することができ、さらに(1)式の右辺第一項の分母中の第三項は第一項、第二項に比べて無視することができるため、

 $V1 \Rightarrow Vref \times RB1/(RA1+RB1)$ ・・・(2) というように表される。

[0069]

また、可変抵抗VR2についても、その可変部から一定電圧Vrefまでの抵抗をRA2、可変部からGNDまでの抵抗をRB2とすると、

 $V2 = Vref \times RB2 / (RA2 + RB2)$ ・・・(3) となる。

[0070]

一方、コモン電圧VCOMH, VCOMLは、

 $VCOMH = V2 \times (R11 + R12)$

$$/R11-V1\times R12/R11$$
 · · · (4)

 $VCOML = V2 \times (R21 + R22)$

$$/R21-Vref\times R22/R21$$
 · · · (5)

というように表される。

[0071]

ここで、抵抗R11と抵抗R21との抵抗値が等しく、抵抗R12と抵抗R22との抵抗値が等しい場合、コモン電圧差Vsw (= VCOMH-VCOML) は、

 $Vsw = (Vref-V1) \times R12/R11$ ・・・(6) と表される。

[0072]

したがって、本実施例によるコモン電圧生成回路51はコモン電圧差Vswを電圧V1、つまり可変抵抗VR1のみによって調整することができ、コモン電圧 VCOMLを可変抵抗VR2のみによって調整することができる。

[0073]

また、本実施例によるコモン電圧生成回路51は出力に容量C1, C2を備えており、これら容量値が液晶表示装置の全コモン電極に比べて十分に大きければ、コモン電圧生成回路51の出力抵抗はほとんどないと考えられ、コモン駆動回路4における駆動時間に影響しない。

[0074]

図8は図7のコモン電圧生成回路51に図4のコモン駆動回路4を組み合わせた例を示す図である。尚、図8に示す例は単に一例であり、他の方式のコモン駆動回路を組み合わせることも可能である。また、本実施例では可変抵抗VR1, VR2の両端に印加する電圧を一定電圧Vref及びGNDとしているが、これらの電圧に適当な一定電圧を用いてもよい。

[0075]

このように、本実施例ではコモン駆動回路4として図2と図4と図5とにそれ ぞれ示す本発明の第1の実施例の各構成例を採用することで、回路面積を抑える ことができ、狭額縁化を図ることができる。

[0076]

また、本実施例では、コモン電圧生成回路51として図7に示す構成例を採用し、その構成例で使用されている抵抗、容量を液晶表示装置の基板外部に入力パッドを通して接続することで、無駄な領域が無く、額縁が左右対称であり、かつコモン電圧レベルの調整が容易なゲートドライバ回路3、コモン駆動回路4、コモン電圧生成回路51を集積した液晶表示装置を実現することができる。さらに、本実施例では、液晶表示基板10上に、例えばデータドライバ回路2を集積していない場合や他の回路を集積している場合にも適用可能である。

[0077]

このように、本発明では、回路が簡単、かつコモン駆動回路4に使用している スイッチTFTのゲートーソース間に、ドレインーソース間にかかる電圧よりも 高い電圧を印加することで、コモン駆動回路4のON抵抗が減少し、ゲート長も短くすることができる。このため、本発明では、TFTのゲート幅を小さくすることができ、回路面積を縮小することができるので、コモン駆動回路4の回路面積を縮小することができる。

[0078]

また、本発明では、液晶表示基板10上に、ゲートドライバ回路3が配置された端と反対の端にコモン駆動回路4を配置することで、左右対称な額縁を実現することができる。この場合、本発明では、コモン電圧がパッドから供給される場合にパッド近くに、コモン電圧生成回路51からコモン電圧が供給される場合にコモン電圧生成回路51の近くに配置することで、配線抵抗によるコモン駆動回路4の駆動能力低下を避けることができる。

[0079]

よって、本発明では、上記の構成のコモン駆動回路4を使用すれば、回路面積が小さくてすみ、狭額縁化が可能となるので、コモン駆動回路4を液晶表示基板10上に配置する際、コモン駆動回路4の駆動能力を落とさず、左右対称な額縁や狭額縁化を実現することができる。

[0080]

さらに、本発明は、コモン電圧生成回路 5 1 がコモン電圧振幅とコモン電圧 L レベルとを独立に可変抵抗にて調節することができるため、コモン電圧レベルの調整が容易である。このコモン電圧生成回路 5 1 の出力にはコモン電極の容量値に比べて十分大きな容量を接続しているので、コモン駆動回路 4 がコモン電極を駆動する際にも電圧変動がほとんど生じず、精度の高い電圧を印加することができる。

[0081]

これらコモン駆動回路4とコモン電圧生成回路51とを液晶表示基板10上に配置する場合、コモン駆動回路4とコモン電圧生成回路51とを近くに配置することで、配線負荷の影響を受けず、コモン駆動回路4の駆動能力を落とすことはない。よって、本発明では、コモン駆動回路4を液晶表示基板10上に配置する際、コモン駆動回路4の駆動能力を落とすことなく、コモン電圧レベルの調整が

容易なコモシ電圧生成回路 5 1 を実現することができる。尚、本発明では、より一般的なアクティブマトリックス型の表示装置についても、上記と同様の構成とすることで、上述した効果と同様の効果が得られる。

[0082]

【発明の効果】

以上説明したように本発明は、表示基板上に、ゲートドライバ回路が配置された端と反対の端にコモン駆動回路を配置することによって、コモン駆動回路の駆動能力を落とさず、左右対称な額縁や狭額縁化を実現することができるという効果が得られる。

【図面の簡単な説明】

【図1】

本発明の第1の実施例による液晶表示基板の構成を示す図である。

【図2】

図1のコモン駆動回路の第1の構成例を示す図である。

【図3】

図2のコモン駆動回路の動作を示すタイミングチャートである。

【図4】

図1のコモン駆動回路の第2の構成例を示す図である。

【図5】

図1のコモン駆動回路の第3の構成例を示す図である。

【図6】

本発明の第2の実施例による液晶表示基板の構成を示す図である。

【図7】

図6のコモン電圧生成回路の構成を示す図である。

【図8】

図7のコモン電圧生成回路に図4のコモン駆動回路を組み合わせた例を示す図である。

【図9】

従来の液晶表示装置の構成例を示す図である。

【図10】 ·


従来のドライバを集積した液晶表示装置の構成例を示す図である。

【符号の説明】


- 1 表示部
- 2 データドライバ回路
- 3 ゲートドライバ回路
- 4 コモン駆動回路
- 5 電源回路 I C
- 10 液晶表示基板
- 41 PchTFT
- 42 NchTFT
- 43 レベルシフト
- 44,47 コモン反転タイミング信号バッファ
- 45, 46 スイッチ
 - 51 コモン電圧生成回路
 - 52 コモン電圧を除いた電源回路IC

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】



【図9】



【図10】



【書類名】、要約書

【要約】

【課題】 コモン駆動回路の駆動能力を落とさず、左右対称な額縁や狭額縁化を 実現可能な液晶表示装置を提供する。

【解決手段】 液晶表示基板10上にはコモン駆動回路4とともに、液晶表示装置駆動用のデータドライバ回路2とゲートドライバ回路3とが集積され、コモン電圧VCOMH、VCOMLが外部からパッドを通して印加されている。ゲートドライバ回路3は液晶表示装置の4端の内の1端に隣接するように配置する。コモン駆動回路4はゲートドライバ回路3が配置されている反対側の端に隣接し、できるだけパッド近くに、ゲートドライバ回路3の領域と同じ幅程度になるように配置する。コモン電圧VCOMH、VCOMLを印加するパッドとしてはコモン駆動回路4が配置された近くのパッドを使用する。

【選択図】 図1

出願人履歷情報

識別番号

[000004237]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社